在p半导体基板（1）的表面层上，高压集成电路设备（100）设置有作为高侧浮动电位区的n区（3）、形成高压结端接区（93）的n^-区（4）、以及作为LVDD电位区的n^-区（2）。低侧电路部（91）设置在n^-区（2）上。进行欧姆接触的通用接触区（58）设置在拾取电极（59）下方，该拾取电极（59）设置在高压结端接区（93）。通用接触区（59）具有p⁺区（56）和N⁺区（57）沿着p半导体基板（1）的表面交替接触的结构。通过如此地设置通用接触区（58），当输入负浪涌电压时，流入低侧电路部（91）的载流子的量可减少。由此，可防止低侧电路部（91）的逻辑部的错误操作和低侧电路部（91）的闩锁。