本发明公开了一种基于键合技术的三维集成功率半导体，它包括衬底（1）和隔离槽（5），隔离层（2）位于衬底（1）上，埋层（3）位于隔离层（2）上，工作层（4）位于埋层（3）上，隔离槽（5）位于工作层（4）左右侧，在隔离层（2）上开有网状窗口（6），网状窗口（6）由二氧化硅_{和多晶硅间隔组成，网状窗口（6）位于隔离层（2）与VDMOS对应的区域；工艺步骤包括：硅片选取、轻掺杂硅片抛光氧化及注入、退火氧化、光刻挖槽回填、网状窗口加工、键合以及常规BCD操作过程，解决了常规工艺制作的功率半导体存在芯片面积大，高压互连和芯片热设计困难以及由于反偏PN结存在漏电流会影响整个电路的功耗等问题。}