本发明公开一种半导体装置及其制造方法，该装置包括：一半导体基底，具有一第一开口及与其相邻的一第二开口。一第一介电层设置于第一开口的下半部。一电荷捕获介电层设置于第一开口的上半部，以覆盖第一介电层。具有一既定导电类型的一掺杂区形成于邻近第一开口及第二开口的半导体基底内，其中具有既定导电类型的掺杂区的极性不同于电荷捕获介电层内捕获电荷的极性。一栅极电极设置于第二开口的下半部内。本发明可降低或排除因位在垂直式晶体管的漏极接面内的高电场所造成的GIDL，并且可维持半导体装置内的垂直式晶体管的可靠度，进而提升半导体存储装置的效能。