提供了一种半导体装置，能够在保持低损失和高耐压的同时，提高栅极驱动电路对在导通开关时间段中的dv/dt的控制性。该半导体装置设置有：第1导电型的第1半导体层(4)；在其表面附近形成的第2导电型的第2半导体层(2)；与其电连接的第1主电极(11)，与第1半导体层(4)邻接且在与第2半导体层(2)相反侧的表面附近形成的第2导电型的第3半导体层(6)；在其上部上选择性地设置的第1导电型的第4半导体层(7)；与第3半导体层(6)以及第4半导体层(7)电连接的第2主电极(14)；其侧面与第4半导体层(7)和第3半导体层(6)接触且达到第1半导体层(4)的沟槽(17)；沿着该侧面通过多晶硅的边壁形成的栅极电极(9)；以及在沟槽(17)内离开栅极电极(9)而设置且与第2主电极(14)电连接的多晶硅电极(18)。