本发明公开了一种基于FPGA的AES加解密网络通讯装置及其实现方法，包括MCU单元和AES加解密单元。该方法的步骤包括，首先MCU单元对由网口传来的网络数据包进行接收后控制接收的网络数据包进行分组以及将网络数据组进行转发，然后AES加解密单元对网络数据组插入用于记录地址以及记录轮数的数据标签，根据插入的数据标签对网络数据组进行轮内路由控制以及并行对网络数据组进行AES加解密后进行AES加解密网络数据包输出。本发明既具备FPGA高速的硬件并行处理的优点，同时也具备了MCU良好的通信和智能控制能力，因此大大提高有效工作效率以及通信和智能控制能力强。本发明作为一种基于FPGA的AES加解密网络通讯装置及其实现方法广泛应用在网络通讯领域中。