本发明公开了一种运动控制器数据通讯及其中断调度的方法和装置。装置通过采用可编程逻辑器件(CPLD)内部嵌入式阵列块(EAB)所包含的随机存贮器单元(RAM)构建一种双端口RAM结构实现多CPU之间数据通信。利用CPLD内部逻辑单元设计一种中断同步机制来实现多CPU之间的通讯协调。通过系统中断信号的触发和清除，运动控制器的多CPU可以实现对RAM特定单元地址的读/写，使多CPU系统的通讯数据传送按照其使用节拍来传递，不受CPU扫描周期的影响。这样不但使数据通信的可靠性大大提高，也节省了CPU查询的时间。避免了中断的重复响应或丢失现象，增加了高速运动控制系统的安全性、可靠性和稳定性。