本发明公开了一种基于FPGA的IP核，主要解决现有技术计算图像中心矩比较慢的问题。它包括：Avalon总线接口(1)、状态机单元(2)、地址解析单元(3)、FIFO单元(4)、控制寄存器单元(5)、状态寄存器单元(6)、计算图像重心单元(7)、计算图像中心矩单元(8)、多路选择器单元(9)。地址解析单元(3)对Avalon总线地址信号进行解析，进而对不同的地址空间进行访问，在状态机单元(2)的控制下，计算图像重心单元(7)从FIFO单元(4)中读取图像数据进行图像重心的计算，将图像的重心传给计算图像中心矩单元(8)，计算图像中心矩单元(8)从FIFO单元(4)中读取图像数据进行图像中心矩的计算，计算完成则产生中断信号，结果由多路选择器单元(9)输出。本发明具有速度快、结构简单、可重构性好的优点，可以用于目标检测片上系统SOPC的搭建。