本发明公开了用于基于2.5D/3D系统芯片的宽I/O？DRAM的DRAM测试架构，包括逻辑管芯和存储管芯。在2.5D结构中，逻辑管芯和存储管芯安装在中介片上。在3D结构中，存储管芯安装在逻辑管芯上。逻辑管芯包括包裹有处理器测试外壳的控制逻辑。处理器测试外壳启动控制逻辑的测试部件。存储管芯还安装在中介片上。存储管芯包括动态随机存取存储器和通道选择/旁路逻辑。控制逻辑经由通道选择/旁路逻辑连接至动态随机存取存储器，通过处理器测试外壳来控制通道选择/旁路逻辑。