本发明公开了一种基于FPGA的带有加速器的多核处理器片上网络系统，其处理器节点的主控单元中的处理器通过第一AXI总线连接数据存储器BRAM2；所述处理器依次通过自身的Cache接口、第二AXI总线连接所述数据存储器BRAM2，当所述第一AXI总线繁忙或被占用时，所述处理器通过该第二AXI总线读取所述数据存储器BRAM2中的数据进行处理。本发明系统提高了处理器和各个设备的利用率，运算速度快，系统总体性能好。