一种具有复合栅介质结构的SiC VDMOS器件，属于功率半导体器件技术领域。本发明根据栅介质下不同区域的电场强度的不同和缺陷密度的不同，采用分区电场调制的思想：在高缺陷密度、低电场的沟道区采用high-k栅介质，从而避免了采用SiO₂/SiC界面导致的大量陷阱态，显著降低了FN隧穿电流的影响，同时由于沟道注入区的电场强度比较小，因此削弱了导带/价带偏移量比较小导致的栅介质击穿电压的降低；而在低缺陷密度、高电场的JFET区采用SiO₂栅介质（JFET区域由外延形成，没有进行离子注入，表面质量好，SiO₂/SiC界面态比较低），SiO₂介质能够提供足够高的导带偏移量，从而避免了栅介质的提前击穿。