本发明涉及数模混合集成电路设计领域。为降低CMOS-TDI图像传感器的芯片面积和功耗的开销，实现较高的行频，同时降低读出噪声实现较高的TDI级数，为达到上述目的，本发明采取的技术方案是，数字域累加CMOS-TDI图像传感器，包括：n行×m列的像素阵列、列并行信号前端处理电路即相关双取样电路CDS、信号放大电路、列并行模数转换器ADC、列并行数字域累加器、列并行除法器、时序控制电路和输出移位寄存器；采用列级架构，即每列放置独立的ADC。本发明主要应用于半导体图像传感器的设计制造。