本公开的一些实施方式涉及用于半导体存储器的改良的可靠性验证技术。并非仅通过判定存储单元在正常的读/写条件下是否准确存储“1”或“0”来执行BIST测试，本发明的各方面涉及测试单元的读和/或写裕量的BIST测试。在BIST测试期间，读和/或写裕量可以是递增加强直到针对该单元确定故障点。以这种方式，可以识别阵列中的“弱”存储单元，并且如果必要的话可以采取适当的动作来处理这些弱单元。