本发明涉及具有应力减少夹层的多层金属化。一种用于半导体器件的布线结构包括：多层金属化，具有至少5μm的总厚度；以及夹层，设置于多层金属化中，其中夹层的第一侧邻接多层金属化的一层并且夹层的第二相反侧邻接多层金属化的不同层。夹层包括W、WTi、Ta、TaN、TiW和TiN或者其它适当化合物金属或者金属硅化物（比如WSi、MoSi、TiSi和TaSi）中的至少一种。