本发明一般涉及半导体集成电路制造工艺，更确切的说，涉及一种提高高压器件浅沟槽隔离性能的方法，本发明通过采用两次光刻工艺与蚀刻工艺，在半导体器件的高压器件区和低压逻辑区形成两个深度不同的浅沟槽隔离区，且高压器件区的浅沟槽隔离区深度大于低压逻辑区的浅沟槽隔离区深度，进而减缓了高压器件区漏电高的问题，提高了高压器件的耐压能力和HV器件浅沟槽隔离性能，进而提高了产品的整体性能。