本发明提供一种混合非挥发快闪存储器，该存储器的存储单元包括：位于所述半导体衬底上的沟道区，位于所述沟道区之上的由隧穿氧化层、氮化硅层、阻挡氧化层及多晶硅栅极层依次排列形成的栅极，以及位于所述栅极第一边缘处所述半导体衬底中的源端和位于所述栅极第二边缘处所述半导体衬底中的漏端。本发明实施例通过采用高密度的双位非均匀沟道器件作为存储单元，并以此在同一个芯片上构成NOR阵列和NAND阵列，利用同一种工艺形成eNOR闪存和NAND闪存的单芯片混合存储，从而以较小的芯片面积实现NAND闪存的大容量数据存储和eNOR闪存的快速程序读取。