本发明实施例提供了一种阵列基板的制备方法，涉及显示技术领域，可减少掺杂工艺和构图工艺的次数；包括：通过一次构图工艺在基板上形成半导体有源层图案，位于半导体有源层图案两侧的第一图案、位于预定区域的第一图案一侧的第二图案、以及位于其余区域的第一图案一侧的第三图案；对第二图案处的半导体进行掺杂，形成第一导电类型的半导体；对第一图案处的半导体进行一次轻掺杂工艺；形成栅绝缘层，包括栅极图案的栅金属层以及保护层；并形成位于栅绝缘层的第一过孔和位于保护层的第二过孔，第一过孔和第二过孔至少露出第三图案；对第三图案处的半导体进行掺杂，形成第二导电类型的半导体；形成包括源漏极图案的源漏金属层以及像素电极图案。