本发明涉及一种与CMOS逻辑工艺兼容的非挥发性记忆体及其制备方法，其包括半导体基板；半导体基板内的上部设有若干记忆体细胞，记忆体细胞包括访问晶体管、NMOS编程晶体管及NMOS控制电容；访问晶体管、NMOS编程晶体管与NMOS控制电容间通过半导体基板内的领域介质区域相互隔离；记忆体细胞通过半导体基板内的第二N型区域及所述第二N型区域上方的第三N型区域与半导体基板隔离；半导体基板的表面上淀积有栅介质层，栅介质层上设有浮栅电极，浮栅电极覆盖并贯穿访问晶体管、NMOS编程晶体管及NMOS控制电容上方对应的栅介质层，浮栅电极的两侧淀积有侧面保护层，侧面保护层覆盖浮栅电极侧壁。本发明结构紧凑，能与CMOS工艺兼容，降低芯片成本，安全可靠。