本发明公开一种通过形成加压的背面介电层控制器件性能。一种器件，包括：p型金属氧化物半导体(PMOS)器件和n型金属氧化物半导体(NMOS)器件，位于半导体衬底的前面。第一介电层被设置在半导体衬底的背面上。第一介电层将第一应力类型的第一应力施加给半导体衬底，其中，第一介电层上覆半导体衬底并与PMOS器件和NMOS器件中的第一个重叠，并且没有与PMOS器件和NMOS器件中的第二个重叠。第二介电层被设置在半导体衬底的背面上。所述第二介电层将第二应力施加给半导体衬底，其中，第二应力是与第一应力类型相反的第二应力类型。第二介电层与PMOS器件和NMOS器件中的第二个重叠。