本发明公开了一种基于外延技术的三维集成功率半导体及其制作方法，集成的大功率器件是VDMOS，在常规硅基厚外延高压BCD工艺前，加入了制作基底材料的步骤，该步骤以杂质浓度大于19次方数量级的重掺杂N型硅片作为衬底材料，包括三次外延层生长，采用该方法制作的集成功率半导体满足横向介质隔离、纵向结隔离，高集成度，低隔离岛之间漏电流。