本发明公开了一种半导体器件，包括：在P+衬底上形成的P-外延层，在该P-外延层中形成的P阱，N+漏区，N+源区；N-漂移区；位于源区和漏区上端的金属硅化物；在P-外延层上端面依次形成的栅氧化膜和栅极；在栅氧化膜和栅极两侧的介质侧墙；位于P-外延层上端的金属硅化物和多晶-金属间介质膜，在多晶-金属间介质膜中形成的介质槽、源接触孔、漏接触孔和栅槽；由介质槽向下延伸贯穿P-外延层的沟槽；位于所述槽和孔中依次形成的金属粘合层，金属阻挡层和填充金属；在多晶-金属间介质膜上分别形成的正面金属，该正面金属与填充金属电连接。本发明还公开了一种所述器件的制作方法。本发明能减小栅电阻；降低下沉层的电阻，改善器件的特性。