本发明是有关一种具有三维元件的复合物半导体集成电路，如一种将焊垫或电感以三维方式设置于电子元件上方的复合物半导体集成电路。在焊垫或电感与电子元件间插入的介电层其厚度为介于10到30微米之间，因此能有效降低此结构对元件性能造成的影响。可设置一保护层覆盖于电子元件上方以避免受到构成焊垫或电感的金属材料的污染，如此一来便可使用较便宜的铜作为焊垫及电感的材料。此三维焊垫可应用于打线接合技术或凸块接合技术中。