本发明公开了一种减小半导体器件栅诱导漏极泄漏的方法，其中，包括下列步骤：在一已完成两侧浅沟槽隔离工艺的衬底上生长一层侧墙薄膜；对源漏极上方的侧墙薄膜进行与竖直方向形成一定角度的离子注入；对侧墙薄膜进行刻蚀，在半导体器件的栅极上形成侧墙，调节侧墙刻蚀菜单以使得刻蚀后的侧墙源极的宽度减小，漏极的宽度增大；进行源漏重掺杂以及退火工艺。本发明在保持沟道有效长度不变的情况下，降低了漏端的纵向电场强度，从而减小了半导体器件栅致漏极泄漏电流。