一种具有嵌埋的低介电系数金属化的半导体器件，以及揭露一种方法包含形成耦接至半导体器件的逻辑区域中的复数个逻辑器件的复数个铜金属化层，以及，在形成该复数个铜金属化层后，在该半导体器件的内存数组中形成复数个电容器。该电容器是使用非低介电系数介电材料加以形成，而该铜金属化层是形成在低介电系数介电材料(介电系数值小于3)层中。也揭露一种半导体器件包含复数个逻辑器件、包含复数个电容器的内存数组、耦接至该复数个电容器的导电接点板、以及耦接至该逻辑器件的复数个铜金属化层，其中，该复数个铜金属化层系位于低于该接点板的底表面的高度之高度处。除了低介电系数介电材料以外的材料是位于该内存数组中的该复数个电容器之间。