本发明提供了一种半导体结构，包括衬底、栅堆叠、基底区以及源/漏区，其中，所述栅堆叠位于所述基底区之上，所述源/漏区位于所述基底区内，所述基底区位于所述衬底之上；在所述基底区和所述衬底之间存在支撑隔离结构，其中，部分所述支撑隔离结构与所述衬底相连接；在所述基底区和所述衬底之间存在空腔，其中，所述空腔由所述基底区、衬底以及支撑隔离结构构成；在所述栅堆叠、基底区和支撑隔离结构的两侧存在应力材料层。相应地，本发明还提供了一种半导体结构的制造方法。本发明利于抑制短沟道效应，减小寄生电容和漏电流，增强源/漏区的陡直性，以及向沟道提供良好的应力效果。