本发明公开了一种III-V族半导体纳米线晶体管器件，包括：单晶衬底层；在该单晶衬底层上形成的III-V族半导体缓冲层；在该III-V族半导体缓冲层上形成的底部欧姆接触层；在该底部欧姆接触层上形成的III-V族半导体复合沟道层；在该III-V族半导体复合沟道层上形成的顶部欧姆接触层和纳米线结构；在该纳米线结构上形成的环形高K栅介质层和功函数金属层；在该高K介质层和功函数金属层上形成的栅金属电极；以及在该顶部欧姆接触层上形成的源漏电极。本发明还公开了一种制作该纳米线场效应晶体管器件的方法。利用本发明，实现了低的源漏寄生电阻，提高了III-V族半导体MOS器件的电流驱动能力和更强的栅控功能，满足了高性能III-V CMOS技术在数字电路上的应用需求。