一种半导体电子器件，包括分布在衬底上的异质结结构和导电电极，所述导电电极包括源、漏、栅极，其中异质结结构主要由上、下层异质材料组成，上、下层异质材料界面处形成有量子阱限定的二维电子气，并且该半导体电子器件采用台面隔离结构，且除台面以外的区域均不存在缓冲层，同时导电电极与台面侧壁之间至少还设有一介质层，而至少衬底内对应于所述台面的区域由绝缘或半绝缘材料构成。优选的，异质结结构上端面还可分布有沟道阵列，该沟道阵列包括并行排布的若干微纳米沟道。本发明能够有效降低或杜绝器件由于缓冲层缺陷、缓冲层和衬底界面态载流子等产生的漏电问题，进而有效提升器件性，适用于各种基于异质结的半导体电子器件。