本发明提供一种半导体集成电路，作为差动输入晶体管的P沟道型MOS晶体管(M1、M2)为了降低噪声水平，具有薄的栅极氧化膜。保护这些P沟道型MOS晶体管(M1、M2)不被过电压损坏的保护电路，构成为包括P沟道型MOS晶体管(M3、M4)。P沟道型MOS晶体管(M3)是保护P沟道型MOS晶体管(M1)不被过电压损坏的第1保护晶体管，串联连接在P沟道型MOS晶体管(M1)的漏极侧。P沟道型MOS晶体管(M4)是保护P沟道型MOS晶体管(M2)不被过电压损坏的第2保护晶体管，串联连接在P沟道型MOS晶体管(M2)的漏极侧。由此，可有效地降低噪声水平。